PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-261451

(43)Date of publication of application: 28.10.1988

(51)Int.Cl.

G06F 15/16

G06F 13/18

G06F 15/16

(21)Application number: 62-095259

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

20.04.1987

(72)Inventor:


YASUDA KENICHI

(54) MULTIPORT MEMORY CONTROLLER

(57) Abstract:

PURPOSE: To continuously access a memory when a request for using another CPU is not outputted after once accessing the memory from one CPU by providing the titled controller with a prescribed timing generating circuit and a memory use request detecting circuit.

CONSTITUTION: The timing generating circuit 12 generates timing signals 21W24 for sequentially testing the existence of a memory use request from the CPU and applies the signals 21W24 to a latch circuit 10. On the other hand, the memory use request detecting circuit 17 checks a using request from the other CPU when one CPU completes the access of the memory, detects the using request from the other CPU and applies a detecting signal to the latch circuit 10. If using request signals 5bW5d from the other CPU are not generated, the CPU connected to a use acknowledge signal 6a can be allowed to access the memory continuously without queuing while turning on/off a using request signal.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑮ 日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A)

昭63-261451

®Int,Cl,⁴	織別記号	庁内整理番号	❷公開	昭和63年(1988)10月28日
G 08 F 15/16 13/18 15/18	350 310 340	6745—5B J —8840—5B M—6745—5B 客景	注請求 未請求	発明の数 1 (全5頁)
,,,,,		112 0120 02 422	FRUSA NIEUWA	カップ・・数 【 (主り風)

❷発明の名称

マルチポートメモリコントローラ

郵待 頭 昭62−95259

零出 頤 昭62(1987)4月20日

切外 明 者 安 田

兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

伊丹製作所内

切出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 骨裁 道照 外3名

男 は 幸

1. 発明の名称

マルナポートメモリコントローラ

2.特許額求の範囲

(1)マルチプロセッサシステムにおける典理 メモリを各CPUからのボーリング方式でアクセ スする場合、各CPUからのメモリ使用権の平等 住を栽持するようにしたマルチポートメモリコン トローラにおいて、CPUからのメモリ住居事故 の有細をテストする覇本タイミングを発生する出 カのオン/オフ朝御可能な発展図路と、前記発送 国路からの出力によりCPUからの使用要求のさ 無を進次テストするタイミングを発生するタイミ ング発生四階と、相記タイミング発生回路からの タイミングにより使用要求モラッチし、CPUへ 使用承認信号を出力するラッチ回路と、使用承認 信号の出力中、画本タイミング発生オフを買配発 祭団路に選知するオア団路と、 1 つのCPUが食 記メモリのアクセスを完了した時、他のCPUか らの使用要求をチエックし、前記位のCPUから

の使用要求を検出するメモリ使用要求検出回路とを備え、前駆他のCPUからの使用要求が無い場合に関り、前配1つのCPUに許起メモリの使用を引き続き許可するようにしたことを特徴とする。 マルチボートメモリコントローラ。

(2) タイミング発生面移は、パイナリカウン タとマルチアレクサとから構成されていることを 特置とする特許請求の範囲第1項記載のマルチポ ートメモリコントローラ。

(3)メモリ使用要求核出国路は、アンド国路群、オア国路、バッファ国路群なよびナンド国路群から構成されていることを特殊とする特許課求の範囲第1項記載のマルチボートメモリコントローラ。

3. 発明の詳細な説明

【産業上の利用分析】

この発明は、マルチボートメモリコントローラ。 特にマルチプロセッサンスデムにおける共通メモ リのアクセス制質のためのマルチボートメモリコ ントローラに関するものである。

特開昭63-261451(2)

【健病の技術】。

第2回および第3回は、例えば係坂岩進等、オーム社発行「データ通信システム入門」、第11 8頁等に記載された回報制御等で用いられるボーリングセレクション方式をマルチボートメモリコン 関停網側に用いた従来のマルチボートメモリコントローラのプロック図である。

のように構成され、メモリ(3)を使用する必要 が生じた時、そのCPUから使用要求信号値(5) を送してマルチポートメモリコントローラ(2) に対して使用要求が行われる。マルチポートメモ リコントローラ(2)はこれに対して。使用承担 中でなければゲート歯跡(8)およびタイミング _ ング信号株(21).(23).(23).(24)を選し て過次CPU...CPU...·CPU.の使用要求信 号有紙のテストを行っておりょフッチ運路(10) により使用要求信号でりを救出すれば。」匿ちにそ れに対応した使用承認信号を使用承認信号程(6) に出力し、オア国路(11)およびゲート回路(8) で使用要求信号がCPU値でオフされるまで、次 の使用要求信号有様のテストを中断している。在 PUMでアクセスが完了し、使用要求信号がオフ にされると、ラッチ回路(10)で対応した使用液 据信号をオフにすると共に,オア回路(11).ゲー ト回路(8)およびタイをング国路(9)を通し て使用要求信号有無のテストを再開するという動

から入力される使用要求信号は、(6 a)~(6 d) は冬CPUへの使用承認信号線。(7)はCPUか らの使用要求の有価をテストする基本タイミング を発生する発量固路、(8)は基本タイミング信 号をオン/オフするためのゲート回路であって、 その入力弾が発揮団跡(7)の出力団と搭載され ている。(9)はタイモング発生道路であつて、 その入力側がゲート飼路(8)の出力固と接続を れていて、CPDからの使用要求の有無を進次子 ストするタイミングを発生する。(10)はラッ チ囲路であつて、その一方の入力団がタイミング 国路(9)と、その他方の入力観が使用要求信号 益(5 4)~(5 d)と、それぞれ接続されていて、 住用要求有り状態をラッチし,CPUへ後用承認 信号として出力する。(11)はオア回路であって。 その入力値が使用承認信号値(6 4)~(6 d)と、 その出力質がゲート国際(8)と。それぞれ後級 されていて、使用承認信号出力中ゲート回路(8)

世来のマルチボートメモリコントローラは上記

作を行っている。

[発明が解決しようとする問題点]

へ当本ナイモング発生オフを通知する。

を送してマルチボートメモリコントローラ(2) 上記のような供名のマルチボートメモリコントに対して使用要求が行われる。マルチボートメモ ローラでは、1つのCPUが共通メモリを一座アリコントローラ(2)はこれに対して、使用米値 クセスすると、再渡このメモリをアクセスするに中でなければゲート関係(8)およびダイミング は他のCPUからの使用要なの事無に関係をく、国路(9)によりある一定のタイミングを各タイミ 亜低クロック周披散×GPU股の待ち時間が必要ング信号線(21)、(23)、(23)、(23)、(24)を達し であるという問望点があった。

この最明は、かかる問題点を解決するためにな されたもので、1つのCPUがメモリを一度アク セスした後、他のCPUからの使用要求が無い場 会、特ち時間なしに引き続きメモリまアクセスで きるマルチボートメモリコントローラを得ること を目的とする。

[同歴点を解決するための手段]

この発明に係るヤルチボートメモリコントローラは、CPUからのメモリ使用要求の有無をテストする基本タイミングを発生する出力のオン/オフ制体可能な発援回路と、前起発緩回路からの出力によりCPUからの使用要求の有無を進次テス

特開昭63-261451(3)

トするタイミングを発生するタイミング発生回路と、前記タイミング発生回路からのタイミングにより使用要求をラッチし、CPUへ使用承認信号を出力するラッチ回路と、使用承認信号の出力中・基本タイミング発生オフを割配免疫回路に退知するオア回路と、1つのCPUが訂記メモリのアクセスを発了した時、他のCPUからの使用要求を検出するメモリ使用要求検出回路とを備えたものである。

[作用]

この発明においては、ある1つのCPUがメモリのアクセス完了時に、メモリ使用要求検出回路により、前記CPU以外のCPUからのメモリ使用要求をナエックし、他のCPUからのメモリ使用要求が有る場合は他のCPUからのメモリ使用要求があし、6し、他のCPUからのメモリ使用要求が無い場合に限り、引き続きメモリの使用を許可し、待ち時間を短くする。

[実施撰]

~(13d)はメモリ使用要求信号(5 a)~(5 d)と タイミング信号(21)~(24)を入力とし、 4入カオア回路(14)はアンド団路(13 a) ~(13 d)の出力を入力とし、パッファ団路(15 a)~(15 d)はメモリ使用要求信号(5 a)~(5 d)を反称し、ナンド四路(16 a)~(16 d) はオア回路(14)の出力とバッファ団路(15 a) ~(15 d)の出力とを入力とする。

上記のように構成されたマルチボートメモリコントローラにおいて、電源投入時は、すべてのメモリ使用要求信号(5 a)~(5 d)およびメモリ使用要求信号(5 a)~(5 d)およびメモリ使用承認信号(6 a)~(6 d)はオフ(ローレベル)であり、オア国路(11)の出力は『ロー』レベルとなり、発垂国路(11)の基本タイミング発生国路(12)に入力され、このタイミング発生国路(12)に入り発生されるタイミング登号(21)~(24)により発生されるタイミング登号(21)~(24)により発生されるタイミング登号(21)~(24)により元ロングを開始するが、ナンド国路(16 a)~(16 d)の出力も電源投入時、すべて『ハイ』レベルとなるた

第1団はこの発明による4ポートの場合のマル チポートメモリコントローラの一実施例を示す様 成国である。因において、タイミング発生回路(!!) およびメモリ使用要求検出回路(17)以外は第 3回と何ーである。ナイモング発生面路(12)は 4ピットパイナリカウンタ(12m)とマルチプレ クサ(12b)により構成され、その入力鍵がゲー ト団路(8)の出力層と揺続され、その出力傷が ラッチ回路(10)およびメモリ佐用導点検出団際 (17)の各入力側と撲越されていて、ゲート値 路(8)の出力によりCPUからのメモリ使用要 京の有無を満次テストするタイミング信号 (21) ~ (24)を発生する。メモリ他用製成校出国路 (17)は.アンド回路(13a)~(13d),4入力 オア国路(14),パッファ回路(154)~(154) およびナンド回路(164)~(164)により有成 され、その入力回がメモリ世用要求は号級群(5g) ~(5d)およびタイミング信号放取(21)~(24) と、その出力関がラッチ回路(10)の入力関と、そ れぞれ接続されている。また、アンド回路 (18g)

め、復用要求信号(ちょ)の有無に関係なく、使 用本部信号(6a)を"ハイ"レベルにして、他 用要求信号の有無のテストを中断する。だって、 使用承認信号(68)に接続されたCPUは他の CPUからの使用薬求信号(5 b)~(5 d)がなけ れば、特ち時間なしに使用要求信号(5ょ)をオ ン/オフしながら遠鏡してメモリのアクセスが可 舞である。いま、他のCPUからの住用屋求信号 (5 b)~(5 d)のいづれか1つが『ハイ』レベル となり、他のCPUからの領用要求が有った場合。 使用要求信号(5a)が"ロー"レベル状型(c Pび何でアクセスが完了し、アイドル状態〉でナ ンド回路(16m)の出力が"ロー"レベルとな り、ラッチ国録(10)がリセットされ、オア国 昂(11)の出力が"ロー"レベルとなり、CP Uからの使用要求信号の有無のテストを専頭し、 使用要求の有ったCPUに対応した(ナンド国路 (16 b)~(16 d)の出力が"ハイ"レベルにな つているため、ラッチ画路(10)でラッチされ る。) 使用承認信号(6b)~(6d)を出力す

特爾昭63~261451 (4)

以後、使用母認信号を受信しているCPU以外からの使用要求をメモリ使用要求検出回路(1.7)で検出し、検出時のみ前記使用要求の有無のチストを原次級り返す動作を行う。

[発明の効果]

Uがメモリを一度アクセスした後、他のCPUの 使用変求が無い場合、待ち時間なしに引き続きメ モリをアクセスできるため、待ち時間が短くでま る効果がある。

4. 図面の加単な政功


第1回はこの発明の一突絡例の構成図、第2回 はマルチプロセッサシステム構成の一例を示す図、 第3回は従来のマルチボートメモリコントローラ の構成図である。

図において、(2)・・・マルチボートメモリコントローラ、(5 a)~(5 d)・・・使用資本信号料、(6 a)~(6 d)・・・使用承認信号料、(7)・・・発級回路、(8)・・・ゲート回路、(10)・・・ラッチ回路、(11)・・・オア回路、(12a)・・・タイミング発生回路、(12a)・・・4ビットバイナリカウンク、(12b)・・・マルチアレクサ、(13a)~(13d)・・・アンド回路、(14a)・・・4入力オア回路、(15a)~(16d)・・・ナンド回路、(17)・・・メモリ使用要点検出回路、(121)~(24)・・・タイミング信号検察であ


なお、冬宮中海一符号は同一又は相当部分を示す。

代理人 曾我建設





特簡昭63-261451(日)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.